DÌALOG(R)File 347:JAPIO
 (c) 1999 JPO & JAPIO. All rts. reserv.

03331773 **Image available**
FILM TRANSISTOR

PUB. NO.: 02-307273 [JP 2307273 A]

PUBLISHED: December 20, 1990 (19901220)

INVENTOR(s): ISHIGURO HIDETO

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 01-129419 [JP 89129419]

FILED: May 23, 1989 (19890523)

INTL CLASS: [5] H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)
JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL: Section: E, Section No. 1042, Vol. 15, No. 98, Pg. 96, March

08, 1991 (19910308)

ABSTRACT

PURPOSE: To avoid the increase of parasitic capacitance accompanying the thermal expansion and contraction of a glass board thereby enabling the use of a cheap glass substrate so as to obtain the cheap one of high performance by providing a semiconductor layer to become a channel region, and a gate insulating film, a gate electrode, and an insulating film, each specified, and a semiconductor layer to become source and drain regions, and wiring on the substrate.

CONSTITUTION: A semiconductor layer 102 to become a channel region, a gate insulating film 103 to cover the semiconductor layer 102, a gate electrode 104 being provided in contact with the gate insulating film 103, an insulating film being formed by chemical reaction of the gate electrode 104, an insulating film 105 being provided in contact with the gate electrode 104, a semiconductor layer 107 to become a source region and a drain region, and wiring 108 are provided on a specified substrate 101. For example, after formation of the channel region 102 on the insulating substrate 101, an insulating film consisting of SiO(sub 2), etc., a metallic film consisting of Ta, and an insulating film consisting of SiO(sub 2), etc., are formed, and those are patterned, and next an insulating film 106 consisting of an oxide film of Ta is formed at the surface of the gate electrode consisting of Ta by anodic oxidation, or thermal oxidation.

◎ 公開特許公報(A) 平2-307273

Int. Cl. 3

是別記号

庁内整理番号

④公開 平成 2年(1990)12月20日

H 01 L 29/784

9056-5F H 01 L 29/78

3 1 1 X

審査請求 未請求 請求項の数 1 (全5頁)

9発明の名称 | 薄膜トランジスタ

②符 頭 平1-129419

②出 頭 平1(1989)5月23日

@発明者 石黒 英人 是野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

向出 頭 人 セイコーエプソン株式 東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎 外1名

明語音

1. 発明の名称

浮選トランジスタ

2. 特許請求の範囲

(1) 所定の基板上に、チャンネル領域になる 半海体層と、該チャンネル領域になる該半導体層 を皮積するゲート電弧と、 該ゲート 建築 して設けられたゲート電弧と、 該ゲート 電極の化 学反応により形成された絶縁変と、 該ゲート 電極 に接して設けられた絶縁変と、 対域 域及 びに に接して設けられた絶縁変と、 配線を具備する こを特徴とする薄膜トランジスタ。

3. 発明の詳細な説明

〔選奨上の利用分野〕

本発明はフラット・ディスプレイ、SOI素子 (Segiconductor on insulator) 等に用いる絶縁 性基板上に形成された薄膜トランジスタ及びその 製造方法に関する。

[従来の技術]

[発明が解決しようとする課題]

しかし、従来の序葉トランジスタ及びその製造 方法は以下のような問題点を育していた。

第2回(a)に辞譲とランジスタの上規盟を示し、第3回(a)にその等性回路を示す。

第3図(a)に示した寄主容量303、304 は、第2図(a)に示したゲート電極205に対 してソース構成202、ドレイン構成203がゲート地球選205を介して接することにより生じ、 第3図(b)に示したゲート電気に対するソース 構成、及びドレイン構成の遺なり部301、30 2の面積に出例する。

この寄生容量は序数トランジスタの入力容量を増大させ、本来好ましくないものであるが、この重なり部は浮膜トランジスタのチャンネル部の半導体管を多結晶シリコン浮膜とし、安価なガラス基板を絶縁基板とするプロセスでは、ガラス基板の熱神館に対する余裕として非常に大きな面積が必要となる。

ガラス基板はその軟化点以下の温度でも大きな 熱伸縮を示すことが知られている。 ガラス基板の

[課題を解決するための手段]

本地明の浮漢トランジスタは、所定の基板上に、 チャンネル領域になる半導体層と、孩チャンネル 領域になる該半導体層を支援するゲート地縁薬と、 孩ゲート電極の化学反応により形式された地縁薬 と、孩ゲート電極に接して設けられた地縁薬 と、孩ゲート電極に接して設けられた地縁薬 と、孩ゲート電極に接して設けられた地縁薬 ソース領域及びドレイン領域になる半導体層と、 配線を具備することを特徴とする。

[実護列]

以下、実践例に基づいて本発明を詳しく説明する。第1回に本発明による浮頂トランジスタの1例を示す。(a)は上視器で、(b)はAA」における新面図である。チャンネル領域になる半導を超102を所定の形状に加工した後は、ガラスを扱の熱神経を無視できる程度の低温で全ての領域のかれ、ゲート地段裏より厚い地段裏である。

無理場の1 研として、赤牛豆に中7059(コーニング社製)の神昭を示した。機関は無処理選及、提問は1 0 c m 当りの音板の連絡を示す。 熱処理 選及の上昇にともない、 急激に基度が収縮しているのがわかる。この基板の神路量に対して、ゲートの単位に対するソースが表、及びドレインが成功の重なですの面似はおよそその自身に之所してが加速できません。

このゲート電極に対するソース領域、及びドレイン領域の重なり部に起因した寄生容量は承収トランジスタを液晶ディスプレイへ応用した場合、液晶ディスプレイの大型化を妨げる要因のひとつであった。

本発明は、このような問題点を解決するものであり、その目的とするところはガラス基板の熱神 協に伴う寄生容型の増加を回避することにより安 価なガラス基板の使用を可能とし、安価で高性能 な得選トランジスタ及びその製造方法を提供する ことにある。

以下、詳細は工程を追いながら説明していく。 第5図(a)に示したように先ず、絶縁性基板5 0.1上にチャンネル領域になる半導体層を形成す る。この時の形成温度は絶縁性基板501の軟化 点以下であればよく、その熱連編は考慮する必要 がない。この半導体薬を所定の形状に加工するこ とによりチャンネル領域302が形式される。次 に求る図(b)に示したようにSiO₂等からなる 絶縁要を全面に形式し、さらにTaかうなる金属 辞説を積落する。 さらにSi02 事からなる絶縁頭 を全面に形成する。次に第5箇(c)に示したよ うにSiO, 字からなる絶縁変を所足の形状に加工 して絶縁度505を待る。次に絶縁襲505をエ ッチングマスクとしてTaからなる金属薄膜を加 エしゲート電極504を得る。 このゲート電極5 O4をニッチングマスクとしてSiOュ写からなる 組設設を加工し、ゲート地路第503を得る。次 に弱る図(d)に示したようにこのTュかうなる ゲート電磁504の表面に隔極酸化法、又は蒸酸 化法を用いてTaの数化変からなる絶縁要506

を形成する。次に乗り盛(e)に示したようにと ーパンととなる不純物を含む半導体薄膜を形成し、 さらに配線材料となる金属薄膜を限度する。 環後 に薄り雪(さ)に示したようにこの保度薬を新定 の形状に加工し、ソース・ドレイン損減50円、 配端50日とすることにより、 本発明の薄膜とラ ンジスタを摂る。

逆来の方法では、ゲート電極に対するソース領域、及びドレイン領域の重なり部はゲート追録項により隔てられているため非常に大きな等主容量となっていた。

また、ソース・ドレイン領域が加工された後に、 チャンネル部となる半導体再選を形成するために、 その形成温度はガラスの伸縮が許容できる程度の 低温に限定され、高温で形成するほどゲート電極 に対するソース領域、及びドレイン領域の異なり 部を大きくせざるを得なかった。

本発明によれば、チャンネル部となる半導体課 選を形式温度はガラス基板の伸縮により限定され ることはない。このため従来の方法より高温で半

ない。

以上の実施例ではゲートを極となれるものではゲートを極いたが、これに限定されるものではない。 ない、低温での化学反応により絶縁性化合物を形式することが可能な金属材料であれば使用であれば使用である。 大きな、色縁性化合物の形式方法としてれるを のではなく、のまプラズマ酸化等低温支充を用いた のではなく、のまでする。 であれば使用できる。 であれば使用できる。 であれば使用できる。 であれば使用できる。 であれば使用できる。 であれば使用できる。 であれば使用できる。 ではなく、例えば虚化物等の絶縁性化合物を用いることも可能である。

[発明の効果]

以上述べたように本見明によれば、 結晶性に優れた半導体序類をチャンネル部半導体序類として 使用することにより、 序類トランジスタの高性能 化が可能となる。

又、結晶性に優れた半導体等限を普温で形成するにも関わらず、ゲート電極に対するソース領域、

脚体系数の形成を行うことが可能となるため、より 結晶性に優れた半導体系数をチャンネル部半導体系数として使用することが可能となる。

地球製はブラズアのVの法、店主のVの法等により、450で以下の透過で形式可能である。 たいので 温が行うことが可能である。 また、地域宝温で行うことが可能である。 はたによれば400で 意味のである。 ソース領域となる半導体を選が可能である。 ソーン領域となる半導体を追ばが可能である。 又、配線材料はスパッタ法で 延退性 選が可能である。 又、配線材料はスパッタ法で 延退性 選が可能である。 又、配線材料はスパッタ法で 延退性 選が可能である。

低温で形成されたソース領域、及びドレイン領域となる半導体部頭は逆来技術で用いられている 600 で以上の温度を必要とする滅王CV D 法で形成されたソース領域、及びドレイン領域となる 半導体部膜よりも高抵抗であるが、本発明のように配達と程度されて用いられる場合は簡単となる

及びドレイン領域の重なり部はゲート絶縁翼とは別に形成された厚い絶縁顕により隔てられているため奇生容量は非常に小さい。

従来のようなガラス基板の熱連縮に伴う寄生容型の増加の問題は起こらない。 従ってフォトリソグラフィの位置合わせ精度が許す最小の寄生容量が 達成でき、薄膜トランジスタの高性能化が可能と なる。

又、本売明の部項トランジスタを被晶ディスプ レイのアクティブマトリクス基板の素子として用 いた場合、入力容量が小さいたの、高速を合うれる により、高増で高面常信号の電圧等下を起こす 原因となり、面質の劣化を引き起こすが、本売明 によりこの寄生容量を小さくすることが可能とな るために、フリッカーが小さく、コントラスト が大きくなり、西面質化が可能となる。

ス、液晶ディスプレイが大型化しても、逆来に 比べ寄生容量の増加が小さいため、逆来より大型 化が可能となる。 文、基板の無理解に対する許容度が大きくなるので注来より安価なガラス基板の使用が可能となり、安価なディスプレイを提供できる。

ス、パターンずれにたいする許容式が大きくなるため、従来よりアライメント研究が劣るが、安 価なフォトリソグラフィー英国の使用が可能となり、製造コストを小さくできる。ス、従来のようなきびしい工程管理が不用となり、歩留りが大幅に向上する。

又、ロジック回路に応用した場合、高速応答が可能となるために優れた回路を提供できる。

4. 図面の簡単な説明

第1図(a)、(b)は本発明の薄膜トランジスタの構造を示した図で、第1図(a)は上規図で、第1図(b)は新面図である。

第2図(a)、(b)は従来の薄膜トランジス タの構造を示した図で、第2図(a)は上視図で、 選2回(b)は新面図である。

第3図(a)は従来の課題トランジスタの等还回路を示した図で、第3図(b)は従来の選択トランジスタのゲート電極に対するソース領域、及びドレイン領域の重なり部を示した図である。

男4回は基皮の卵屑を示すグラフである。

第5 図(a)~(g)は本発明の再頭トランジスタの製造工程の一部を示した窓である。

101、201、501 · · · 地异性基板

102、204、502・・・チャンネル領域

103、205、503・・・ゲート地段説


104、206、504・・・ゲート電圧

106, 506 · · · · · · Ta2Os


107, 202, 203, 507


・・・ソース、ドレイン領域


108、207、508・・・配線



(2)










(6)

第 2 図

第 1 図







第4図

第 3 図

(a) 502 (b) 505 (c) 506 (c) 506

第 5 図